搜索资源列表
dds-design
- DDS design with vhdl language.
DDS
- 基于fpga技术，采用DDS原理产生3MHZ的正弦波。 -Produced with the DDS sine wave 3MHZ.
dds
- 块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据dds频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。 -In the programming step, the electronic
statemachine
- 一个用vhdl语言写的交通灯控制的例子，可以很好的学习vhdl语言中状态机的使用。-Written in a language with vhdl traffic light control case study can be a good vhdl state machine language to use.
dds
- vhdl实现dds的程序 vhdl实现dds的程序-vhdl procedures to achieve vhdl dds dds procedures to achieve
dds
- 本设计使用8051单片机ip核，并用VHDL语言设计DDS的各功能模块，利用顶层设计的思想组合成DDS（直接数字频率综合）函数信号发生器，并与单片机ip核的I/O口相连。编译完下载到可编程逻辑器件中（FPGA），实现相应的功能。该设计中使用的是LCD2004液晶显示。-dds
FPGAdesignandFIRimplementation
- 文档中含有DDS的VHDL实现，FIR滤波器串并FPGA实现，synplify,ISE,ModelSim后仿真流程和FPGA设计的资料-document contains DDS implementation with VHDL , FIR filter serial to parallel and FPGA implementation, and synplify, ISE, ModelSim simulation and FPGA design
DDS
- DDS 用VHDL写的输出的正弦波程序 调频 调幅 调相-DDS WRITE IN VHDL ,including FSK ASK
DDS(fsk-ask-psk)
- 基于VHDL的波形调制，其中包括调频、调幅，调脉宽等-VHDL-based waveform modulation, including FM, AM, pulse width modulation
dds
- dds波形发生器 三角波 正弦波-dds gener
DDS
- 毕业设计，基于FPGA的DDS设计与实现模块-FPGA DDS
DDS
- dds实现正弦波vhdl dds宏功能模块 实现各种波形-sine vhdl dds dds achieve macro modules to achieve a variety of waveforms
DDS
- VHDL dds信号源产生 很有查考价值-VHDL signal waveform signal generator DDS produced
DDS
- 这个是在quartusii和matlab simulink下搭的dds的模型，已经经过仿真是可以的。并且已经转为vhdl代码。-This is quartusii and matlab simulink model to catch the dds, has been the simulation is possible. And has to vhdl code.
DDS
- verilogHDL语言编写，带测试文件DDS波形发生器.-DDS waveform generator, verilogHDL language, with the test file
vhdl-ad9910
- ad9910 DDS板 VHDL源代码，在Cyclone II FPGA上调试通过，主要文件说明： Filename Function ----------------------------------------------------- dds_controller.vhd top entity, opcode decoding ddslib.vhd configuration,opcode definition dds_serial.vhd parallel to s
DDS
- VHDL DDS 采用FPGA实现1hz到100khz可调的dds程序,频率调节步长是变化的。-Using FPGA 1hz to 100khz adjustable, dds program, the frequency adjustment step change.
VHDL-DDS
- 基于FPGA的DDS信号源设计，32位相位累加器，产生可调频率-FPGA-based DDS signal source design, 32-bit phase accumulator to generate tunable frequency
DDS
- 基于VHDL语言的DDS信号发生器，经验证无误，可用以实际工程-Based on VHDL DDS signal generator, proven correct, can be used to practical engineering
61EDA_D478
- 自己在课程设计上做的一个采用VHDL实现的DDS程序(Using VHDL implementation of the DDS program, their curriculum design to do a VHDL implementation of the DDS program)